基于SOPC的分布式干扰系统嵌入式网关设计

0章节　　分布式阻碍系统是一种综合化、一体化、小型化、网络化和智能化系统，是将众多体积小，轻巧，廉价的小功率侦查干扰机装置在更容易投入的小型平台上，撒布在相似被阻碍目标空域地，通过指令启动，自律组网，并根据掌控对敌方雷达网、通信网、制导网和预警机等电子信息系统实施相似式侦查和阻碍，这将在未来的电子对抗中充分发挥最重要起到。分布式阻碍系统使用迫近的分布式网络化结构，构成一种面对面的电子战系统，共同完成敌后信号的观测、定位、阻碍任务。因此，嵌入式网关是分布式阻碍系统研究的关键技术之一。

目前国内对分布式阻碍系统的研究还逗留在理论基础上，而对其关键技术的研究不多。本文首次在现场可编程门阵列（FieldProgrammableGateArray，FPGA）上设计了应用于分布式阻碍系统网关的可编程片上系统（SystemonaProgrammableChip，SOPC），研发了修改的网络应用程序，研究了分布式阻碍系统中的嵌入式网关技术。实验结果表明，本文设计的SoPC在符合分布式阻碍系统拒绝的同时，构建了控制参数和侦查信号时域、频域数据的高速传输。　　1分布式阻碍系统对嵌入式网关设计的拒绝　　根据分布式阻碍系统的登陆作战运用背景，在设计嵌入式网关硬件平台时应向以下几个方面考虑到：　　（1）微型化。

嵌入式网关应当在体积上充足小，确保分布式阻碍系统的小型化。　　（2）扩展性和灵活性。分布式阻碍系统必须定义统一、原始的外部模块，便利软硬件系统的升级，其嵌入式网关也不应具备扩展性和灵活性，可以根据登陆作战环境的必须展开升级。

　　（3）稳定性和安全性。稳定性拒绝嵌入式网关需要在等价的外部环境变化范围内长时间工作。安全性设计还包括代码安全性和通信安全，是军事领域应用于的基本拒绝。　　（4）低成本。

分布式阻碍系统的登陆作战应用于指出，系统是大量部署且无法重复使用的，因此就要严苛容许还包括嵌入式网关在内的最重要部件的成本。　　（5）低功耗。嵌入式网关的硬件设计必要要求了其能耗水平，还要求了各种软件通过优化有可能超过的低于能耗水平。

因此，要合理地设计硬件系统，有效地减少系统能耗。　　（6）具备一定的信号预处理能力。嵌入式系统中微处理器的处置能力较强，且内存较小，嵌入式网络的速度广泛不低。

这就拒绝嵌入式网关具备一定的信号预处理能力，还包括下变频功能和FFT转换功能，以此来提升网络传输的效率。　　2分布式阻碍系统中嵌入式网关的硬件设计　　嵌入式网关实质上就是一个可实现网络通信功能的嵌入式系统。随着FPGA技术的很快发展，SoPC作为一种类似的嵌入式系统，不具备软硬件在系统可编程、可削减、可扩展、可升级的功能，已渐渐沦为一个新兴的技术方向。

因此，本文在设计分布式阻碍系统的嵌入式网关时搭配基于FPGA的SoPC解决方案，搭配的实验平台为Xilinx公司的ML402研发平台。　　2．1分布式阻碍系统中嵌入式网关的硬件构成　　图1回应的是分布式阻碍系统中嵌入式网关的硬件构成，这些硬件除A／D、干扰机和控制中心外都构建在一块ML402评估板上。

系统以具有32位MicroBlaze微处理器软核的FPGA作为控制中心，处置经A／D转换后的侦查信号数据，然后通过以太网将数据传输到控制中心，并从控制中心传到控制参数。DDR_SDRAM作为片外存储器，用来填补微处理器内部存储器容量小的缺点；CF卡存储系统软硬件的bit文件和网络配置文件；串口用来掌控具备远程控制功能的侦查接收机，也可在调试时输入系统的运营信息。本文设计的嵌入式网关的各功能部件在FPGA内部都以IP核的形式建构并相连，较好地符合了分布式阻碍系统对嵌入式网关硬件设计的拒绝。　　　　2．2SoPC的片上总线设计　　不受分布式阻碍系统体积和电源能量的容许，其网络通信必需使用猝发通信的方式，这就对嵌入式网关微处理器的处置能力明确提出了更高的拒绝。

MicroBlaze微处理器的总线是其高于其他同类CPU的最重要部分，每种总线都有独特的特点和具体的外设。只有合理用于有所不同的总线来采访有所不同的外设，且正确地协商这些总线的工作，才能最大限度地充分发挥MicroBlaze的优势。

因此，SoPC的片上总线设计是该系统设计的重点。　　Xilinx以IBMCoreConnect总线通信链为嵌入式处理器的设计基础，获取了非常丰富的模块资源，主要有处理器本地总线（ProcessorLocalBus，PLB）模块、高速的本地存储器总线（LMB，LocalMemoryBus）模块、较慢单相连（FastSimplexLink，FSL）主从设备模块、内存链路（XilinxCacheLink，Xilinx，XCL）模块。PLB总线可将外设IP核相连到Microblaze系统中，常用在速度拒绝不高的场合；LMB专门用作构建对片上的块RAM的高速采访；XCL则用作构建对片外存储器的高速采访。

FSL是Microblaze处理器特有的一个基于FIFO的单向链路，可实现用户自定义IP核与MicroBlaze内部通用寄存器的必要连接，一般用在传输速度拒绝较高的场合。　　在本文设计的分布式阻碍系统的嵌入式网关中，SysACECF卡、中断掌控INTC、GPIO和串口UART与MieroBlaze处理器之间只展开参数传递，对速度拒绝不低，因此用于PLB总线与MieroBlaze处理器和多端口内存控制器（MultiPortMemoryController，MPMC）连接；MPMC与Mic-roBlaze处理器之间用于XCL连接。自定义IP核FFT输入信号的频谱数据，对传输速度拒绝很高，因此用于FSL总线与MicroBlaze内部通用寄存器必要连接。DDC输入信号的时域数据，对传输速度拒绝最低；为符合传输速度拒绝，本文参考以太网控制器SoftTEMAC研发了XPS_LL_Exam-pleIP核，通过该IP核的LocalLink模块将信号的时域数据传输到MPMC中展开处置。

分布式阻碍系统的嵌入式网关片上总线设计如图2右图。　　　　2．3SOPC的构建　　本文设计的SoPC是利用Xilinx公司的嵌入式研发套件（EmbeddedDevelopmentKit，EDK）构建的。EDK构建了硬件平台产生器、软件平台产生器、建模模型生成器、软件编译器和软件调试等工具。

用户用于EDK可以对硬件平台展开给定的加到和削减，同时可以便利地加到自定义的IP核，很大地方之后了研发过程，提升设计效率。本文利用EDK构建图2右图的各功能部件IP核的加到，并构建了IP核的地址分配和总线架构、外设模块的相连。

本文来源：欧宝app体育官网入口-www.hongsenhuanbao.com